Тезис
Defines the operation, functions, and attributes of the IEEE 1296 bus standard. Defines a high-performance 32-bit synchronous bus standard. Intended for general purpose applications to optimize block transfers, including protocol for message passing. Intended to support multiple processor modules in a functionally partitioned configuration and heterogeneous processor types in the same system and heterogeneous processor types in the same system.
Общая информация
-
Текущий статус: ОпубликованоДата публикации: 1994-12Этап: Подтверждение действия международного стандарта [90.93]
-
Версия: 1
-
Технический комитет :ISO/IEC JTC 1/SC 25ICS :35.160
- RSS обновления
Жизненный цикл
-
Сейчас
ОпубликованоISO/IEC 10861:1994
Стандарт, который пересматривается каждые 5 лет
Этап: 90.93 (Подтверждено)-
00
Предварительная стадия
-
10
Стадия, связанная с внесением предложения
-
20
Подготовительная стадия
-
30
Стадия, связанная с подготовкой проекта комитета
-
40
Стадия, связанная с рассмотрением проекта международного стандарта
-
50
Стадия, на которой осуществляется принятие стандарта
-
60
Стадия, на которой осуществляется публикация
-
90
Стадия пересмотра
-
95
Стадия, на которой осуществляется отмена стандарта
-
00